1芯片結(jié)構(gòu) (轉(zhuǎn)載自互聯(lián)網(wǎng))
目前主流的FPGA仍是基于查找表技術(shù)的,已經(jīng)遠(yuǎn)遠(yuǎn)超出了先前版本的基本性能,并且整合了常用功能(如RAM、時(shí)鐘管理和DSP)的硬核(ASIC型)模塊。如圖1-1所示(注:圖1-1只是一個(gè)示意圖,實(shí)際上每一個(gè)系列的FPGA都有其相應(yīng)的內(nèi)部結(jié)構(gòu)),F(xiàn)PGA芯片主 要由7部分完成,分別為:可編程輸入輸出單元、基本可編程邏輯單元、完整的時(shí)鐘管理、嵌入塊式RAM、豐富的布線資源、內(nèi)嵌的底層功能單元和內(nèi)嵌專用硬件模塊。學(xué)習(xí)FPGA的注意事項(xiàng)折疊編輯本段
2.基礎(chǔ)問(wèn)題
FPGA的基礎(chǔ)就是數(shù)字電路和HDL語(yǔ)言,想學(xué)好FPGA的人,建議床頭都有一本數(shù)字電路的書,不管是哪個(gè)版本的,這個(gè)是基礎(chǔ),多了解也有助于形成硬件設(shè)計(jì)的思想。在語(yǔ)言方面,建議初學(xué)者學(xué)習(xí)Verilog語(yǔ)言,VHDL語(yǔ)言語(yǔ)法規(guī)范嚴(yán)格,調(diào)試起來(lái)很慢,Verilog語(yǔ)言容易上手,而且,一般大型企業(yè)都是用Verilog語(yǔ)言,VHDL語(yǔ)言規(guī)范,易讀性強(qiáng),所以一般軍工都用VHDL。